FPGA 原型设计和 SoC 设计的实践介绍
这是流行的FPGA原型设计Verilog示例文本的后续版本。它遵循相同的“边做边学”方法,本书 教授HDL合成和FPGA原型设计的基础知识和实践。新版本使用一系列连贯的示例来演示开发复杂的数字电路和IP(知识产权)内核,将它们集成到SoC(片上系统)框架中,在FPGA原型板上实现系统,并验证硬件和软件操作的过程。这些示例从简单的栅极级电路开始,逐步通过RT(寄存器传输)级模块,并导致具有定制I/O外设和硬件加速器的功能性嵌入式系统。虽然这是一篇介绍性文本,但这些示例是以严格的方式开发的,并且派生遵循用于大型复杂数字系统的严格设计指南和编码实践。
这本书完全更新,并使用SystemVerilog语言,它“吸收”了Verilog语言。它介绍了 SoC 环境中的硬件设计,并介绍了软硬件协同设计概念。本书没有将示例视为孤立的实体,而是将它们集成到一个连贯的SoC平台中,使读者能够探索硬件和软件的“可编程性”,并开发复杂而有趣的嵌入式系统项目。新版本:
SystemVerilog 的 FPGA 原型设计示例是入门级和高级数字设计课程以及嵌入式系统课程的自然配套文本。对于希望更多地了解这个新兴兴趣领域的执业工程师来说,它也是一个理想的自学指南材料。
0条评论