《高速Serdes器件及其应用（High Speed Serdes Devices and Applications）》

通过硅芯片的输入或输出传输数据的最简单方法是将数据路径的每个bit位从一个芯片直接连接到下一个芯片。曾几何时，这是一种可以接受的方法。然而，在作者的职业生涯中，芯片设计的一个方面（也许是唯一的一个方面）没有改变，那就是摩尔定律，它决定了可以在芯片上制造的电路数量的大幅增加。芯片封装技术的引脚密度并没有以与硅密度相同的速度增长，这导致高速Serdes （HSS,High Speed Serdes） 器件作为几乎所有芯片设计的固有部分而普遍存在。

HSS 器件是许多（如果不是大多数）高集成度芯片的主要输入/输出形式，以高达 10 Gbps 甚至更高的速度在芯片之间传输串行数据。具有数字逻辑设计背景的芯片设计人员倾向于将HSS器件视为简单的复杂数字输入/输出单元。此视图忽略了与每秒串行移动数十亿位数据相关的复杂性。在这样的数据速率下，与数字信号相关的假设被打破，需要考虑模拟因素。芯片设计人员如果将问题过于简单化，那么往往会造成严重的后果。

尽管如此，许多在设计中使用HSS内核的芯片设计人员没有足够的背景来就其应用中使用HSS功能做出明智的决策，也无法理解因忽视应用的模拟特性而导致的潜在陷阱。数据手册描述了特定 HSS 器件的详细功能，但通常假设读者已经了解了基础知识。这相当于提供了树木的详细描述，但让读者难以了解森林的概况。

本文旨在弥合这一差距，让读者对HSS器件的使用有一个广泛的了解。通常在各种课程中使用多个文本教授的主题将合并到本文中，以便为在其芯片上使用 HSS 器件的芯片设计人员提供足够的背景知识。本书可视为由以下四节组成。

前三章涉及HSS设备的特性、功能和设计。第1章向读者介绍了HSS设备的基本概念以及由此产生的典型特性和功能。第 2 章通过描述 HSS 核心的示例来构建这些概念，从而为读者提供一个具体的实现，用作本文其余部分主题的框架。虽然此 HSS EX10 松散地基于 IBM ASIC 产品中提供的 HSS 设计，但是一个简化的教程示例，与其他供应商的产品共享许多特性/功能。最后，第 3 章以 HSS EX10 为例，向感兴趣的读者介绍了 HSS 核心的架构和设计。

接下来的两章介绍用于实现各种网络协议接口标准的协议逻辑的特性和功能。第4章介绍了与接口标准相关的概念，以及各种协议逻辑功能的设计架构。第5章概述了使用HSS核心的各种协议标准。

接下来的四章将介绍与HSS核心相关的专业主题。第6章介绍了为HSS内核提供时钟的参考时钟网络的时钟架构，以及这些网络的布局规划和信号完整性分析。第7章介绍了HSS核心测试和HSS核心诊断的各个主题。第8章介绍了有关信号完整性的基本概念和信号完整性分析方法。第9章介绍了功耗概念以及这些概念与HSS内核的关系。

最后，如果没有一套设计套件模型来促进芯片设计中的集成，任何 HSS 内核都是不完整的。第10章讨论了有关设计套件模型的各种主题，这些模型在应用于HSS磁芯设计时需要特别考虑。