DC-DC 转换器中的 EMI 工程师指南（第 6 部分）：使用分立 FET 设计的缓解技术
作者：
日期：2022-01-18
DC-DC 转换器中的 EMI 工程师指南（第 6 部分）：使用分立 FET 设计的缓解技术
作者：Timothy Hegarty，德州仪器，亚利桑那州凤凰城
重点：
第 6 部分探讨了 dc-dc 稳压器电路中的 EMI 抑制，该电路采用了一个控制器来驱动一对分立的高侧和低侧功率 MOSFET。本文提供了布置具有 MOSFET 和控制器的半桥设计多层 PCB 的指南，以实现出色的 EMI 性能。当务之急是通过仔细选择功率级组件和 PCB 布局来最大限度地减少关键环路寄生电感。一个布局示例表明，可以在不牺牲效率或热性能的情况下减少传导 EMI 的产生。文章首先简要描述了这些转换器中的 EMI 来源，然后是针对低 EMI 的 PCB 布局设计指南的非常详细的列表。接下来是基于 LM5146 控制器的同步降压转换器的简短案例研究，包括两个横向环路布局设计。最后一节介绍了降低 EMI 的改进版图。此处描述的降压概念可以扩展到任何 DC-DC 稳压器拓扑。
你会学到什么：
如何减少基于带有外部 MOSFET 的控制器的 DC-DC 转换器中的 EMI 产生
如何针对 EMC 优化 DC-DC 转换器的 PCB 布局
客服咨询
400 093 7005
周一至周日：09:00AM-21:00PM
微信扫码关注
小程序扫码注册