《原子层加工工艺：半导体干法刻蚀技术(Atomic Layer Processing: Semiconductor Dry Etching Technology )》简介

《原子层加工工艺：半导体干法刻蚀技术》

通过本实用指南了解蚀刻的基本原理和高级课题

《原子层加工工艺：半导体干法蚀刻技术》为了解蚀刻技术及其应用提供了动手的一站式资源。这位杰出的科学家、高管和作者为读者提供有关半导体工业中使用的各种蚀刻技术的深入信息，包括热、各向同性原子层、自由基、离子辅助和反应离子蚀刻。

本书首先简要介绍了蚀刻技术的历史及其在信息技术革命中所扮演的角色，以及行业中常用术语的集合。然后，它继续讨论各种不同的蚀刻技术，最后讨论蚀刻反应器设计的基础知识和该领域的新兴主题，例如人工智能在该技术中的作用。

原子层处理还包括各种各样的其他主题，所有这些都有助于作者的目标，即为读者提供对干法蚀刻技术的原子级理解，足以为现有和新兴半导体技术开发特定的解决方案。读者将受益于：

• 关于如何从各种表面去除原子的基本原理的完整讨论
• 研究新兴蚀刻技术，包括激光和电子束辅助蚀刻
• 蚀刻技术中过程控制的处理以及人工智能所发挥的作用
• 分析各种蚀刻方法，包括热蚀刻或气相蚀刻、各向同性原子层蚀刻、自由基蚀刻、定向原子层蚀刻等

《原子层处理》非常适合材料科学家、半导体物理学家和表面化学家， 还将在工业界和学术界的工程科学家以及参与半导体技术制造的所有人的图书馆中占有一席之地。作者对企业研发和学术研究的密切参与使本书能够为该主题提供独特的多方面方法来供相关人士参考。

作者对《原子层加工工艺：半导体干法刻蚀技术(Atomic Layer Processing: Semiconductor Dry Etching Technology )》的内容介绍

自古以来，人们一直在对石头、木头、骨头和其他材料进行刮擦、雕刻和雕刻，以记录信息和创造艺术。 这些早期的材料去除形式可能被视为蚀刻技术的起源。

蚀刻在整个历史中的重要性可以用几个显著的例子来说明。 汉谟拉比法典于公元前 1754 年左右被刻入石碑，是最早和最有影响力的法律法典之一。 公元第一个千年后半期的中国唐代，雕刻木版被用于印刷纸币。 米开朗基罗的大卫雕像是欧洲文艺复兴的体现。 所有这些蚀刻技术都使用物理能量来去除材料。

使用酸的化学蚀刻技术在中世纪的欧洲发展起来，可以更细致地装饰盔甲。 表面的选定区域被柔软的“掩膜”覆盖，可以很容易地用尖锐的物体去除，而暴露的区域则被“蚀刻剂”去除。 伦勃朗是有史以来最伟大的蚀刻师之一，他创作了大约 290 幅版画。 至今他的许多蚀刻板仍然存在。

John Senebier 于 1782 年发现，某些树脂在暴露于光线后会失去对松节油的溶解性。 这允许创建早期形式的光掩模，并最终导致摄影方法的发展。 Paul Eisler 于 1936 年发明了印刷和蚀刻电路板。蚀刻也有助于 Jack Kilby 和 Robert Noyce 于 1958 年实现第一块集成电路。“etch（蚀刻）” and “etching（蚀刻）”这两个词在 Kilby 开创性的美国专利3 138 743 “微型电子电路”（Kilby 1959）中出现了 11 次。

最初，集成电路是使用光刻胶作为掩模，通过湿法化学方法蚀刻而成。 虽然这些方法对于某些单晶材料和选定的蚀刻剂可以是定向的，但非晶材料的去除蚀刻在所有方向上以大致相同的速率进行。 这种蚀刻也称为各向同性。 它仅适用于横向尺寸远大于待蚀刻材料厚度的特征。 这个属性显然是设备缩小的障碍。 湿法蚀刻的另一个缺点是会产生大量有毒废物。

为了克服这些挑战，在 20 世纪 80 年代，干法等离子体蚀刻方法被引入到集成半导体器件的制造中。 当等离子体与固体表面接触时，会发生称为溅射（sputtering）的现象，这会导致材料去除。 溅射是 W.R. Grove 于 1852 年发现的。在 1960 年代，电子行业使用惰性气体等离子体进行物理溅射。 当晶片放置在射频 (RF) 供电电极上时，离子会加速，溅射速率会增加，从而提高该方法的生产率（Coburn 和 Kay，1972 年）。 然而，物理溅射仍然太慢而不能用于半导体器件的制造。 它还严重缺乏掩蔽和停止材料的选择性。

化学提供了必要的性能提升。 化学等离子体蚀刻的发展始于在氧射频等离子体中剥离光刻胶 (Irving et al. 1971)。 很快，氟和氯等离子体被测试用于蚀刻多种材料。 当用氟氯烃气体代替氩气时，观察到硅蚀刻速率增加了 10-20 倍（Hosokawa 等人，1974 年）。 “反应离子蚀刻”(RIE，reactive ion etching) 一词是在 20 世纪 70 年代中期创造的，指的是涉及化学反应等离子体的蚀刻技术，在这种技术中，晶圆被放置在射频供电的电极上。

最初，尽管实验清楚地证明了蚀刻速率增强的机制（Bondur 1976），但人们并不了解该机制。 Coburn 和 Winters 发现“所观察到的蚀刻速率的大小使得离子轰击引起的增强不能简单地通过将物理溅射过程叠加到化学蚀刻工艺来解释”（Coburn 和 Winters 1979）。 他们开创性的实验证明了离子通量和中性通量之间存在协同作用。 Synergy 也是具有原子层保真度的原子层蚀刻 (ALE，atomic layer etching) 中的一个关键概念。 我们将在整本书中使用这个概念。

随着基于贝尔实验室开发的批量 RIE 反应器的推出，具有生产价值的蚀刻反应器在半导体行业站稳了脚跟。 可以在 Donnelly 和 Kornblit (2013) 的一篇评论文章中找到关于演化等离子蚀刻设备的概述。 1990 年代引入了单晶圆蚀刻反应器，提高了晶圆到晶圆的可重复性和整体工艺的控制。 这十年也是为大量迅速出现的应用寻找最佳源技术的时期。 第一个单晶圆蚀刻反应器是简单的平行板反应器，射频功率施加到晶圆基座上。 一些实施例以增强蚀刻速率的磁场为特征。

由变压器耦合等离子体 (TCP，transformer-coupled plasma) 或电感耦合等离子体 (ICP，inductively coupled plasma) 提供功率的高密度等离子体已成为硅和金属蚀刻的首选工具。 事实证明，中密度电容耦合等离子体 (CCP，capacitively coupled plasma) 源更适合蚀刻氧化硅和其他介电材料。 随着 1990 年代末镶嵌金属化的引入，CCP 反应器得到了广泛应用，这为蚀刻具有低相对介电常数的材料（即所谓的低 k 材料）创造了巨大的市场。

2000 年代是通过离子通量、中性通量和温度的径向均匀性调节旋钮不断提高晶圆均匀性的十年。 这是由从 200 毫米晶圆过渡到 300 毫米晶圆以及为满足摩尔定律而不断提高的均匀性要求所推动的。 过去十年的特点是强烈关注管芯内和特征尺度性能。 这是由传统的摩尔定律缩放到垂直器件缩放的转变引起的，垂直器件缩放推动了具有越来越高纵横比的器件，例如 3D NAND 闪存和鳍式场效应晶体管 (FinFET)。

芯片内部性能挑战的解决方案之一是“时域处理”，例如等离子体脉冲和混合模式脉冲 (MMP)，其中 RF 功率和气流是脉冲的。 时域处理需要所有子系统在秒级和更快的时间尺度上重复运行。 考虑到需要用大量工艺参数（包括径向调谐旋钮）控制的所有参数，这是一个巨大的工程挑战。 基于模型的工艺过程控制器和机器学习过程开发算法正在被引入。

随着半导体器件尺寸缩小到 10 纳米以下，需要具有原子级保真度的蚀刻技术。 这里的保真度是指形状和构图与设计工程师意图的匹配程度（Kanarik et al. 2015）。 ALE 已在实验室研究了 30 年，有望提供这种性能水平。 关于 ALE 的第一份报告发表在 Yoder 的美国专利 4 756 794 中，标题为“Atomic layer etching”（Yoder 1988）。 在 1990 年代的第一波研究之后，由于对具有无限选择性的蚀刻技术的需求以及能够将受控数量的材料去除到亚单层分辨率的能力，第二波兴趣和发展开始于 2000 年代中期。

在“ALE”的保护伞下讨论了各种蚀刻技术，包括非常慢的 RIE 工艺、自由基和气相蚀刻。 蚀刻界缺乏共同理解和术语，减缓了真正 ALE 的技术发展。 在 2014 年 4 月关于 ALE 的 Sematech 研讨会上采用了 ALE 的定义，即至少包含两个自限步骤的蚀刻过程。该定义类似于原子层沉积 (ALD，atomic layer deposition) 的对应定义。 ALE 中采用了 ALD 中的许多既定概念。 将蚀刻过程分离为自限步骤打破了 RIE 中由同时离子和中性通量引起的权衡。 其结果是提高了整个晶圆的均匀性，跨具有不同关键尺寸的特征（称为深宽比相关蚀刻 (ARDE)）和表面光滑度（Kanarik 等人，2015 年）。 它还极大地简化了工艺过程，并使 ALE 易于获得严格的基本理解。

本书涵盖了定向和各向同性 ALE 的最新研究和发展，并将它们置于已建立的半导体器件干法蚀刻技术的背景下。 在本书中，我们将按照复杂程度递增的顺序介绍蚀刻技术。 我们将从关键的基本表面工艺开始，然后是单一物质蚀刻技术（热蚀刻和自由基蚀刻）、顺序多物质蚀刻 (ALE) 和多物质连续处理 (RIE)。 最后，我们将回顾等离子和其他方法来生产我们在本书前半部分讨论的课题。

本书的结构不考虑各种蚀刻技术的发现时间顺序或市场规模。 新型 ALE 将在经典 RIE 之前进行研究。 Directional ALE 是作为 RIE 的简化实施例引入的，它适用于严格的处理。 显着的 RIE 属性将作为连续处理缺乏自我限制的结果呈现，其中所有物种通量始终处于打开状态。 目标是尽可能严格地在原子水平上理解 RIE，以阐明 RIE 今天仍然是的“黑匣子”（Winters 等人，1977 年；Gottscho 等人，1999 年）。

具体的蚀刻应用，如栅极蚀刻、接触蚀刻或 3D NAND 通道孔蚀刻将作为所讨论机制的示例进行介绍，而不是试图对工艺挑战和解决方案进行全面描述。 半导体器件和相应蚀刻应用的出现和发展实在是太快了，这样的尝试在几年内就会过时。 相反，本书的目的是提供对所有干法蚀刻技术的原子级理解，这将有望有助于为现有和新兴的半导体器件开发特定的解决方案。

等离子体是产生干法蚀刻中使用的离子和自由基的首选方法。 在本书中，等离子体和源技术的详细程度足以理解它们如何影响到蚀刻表面的物质通量。 为了更深入地理解，我们参考了关于等离子体技术和材料加工的开创性专著是 Liebermann 的专着（Lieberman 和 Lichtenberg 2005）。