《基于FPGA的硬件加速器》

本书建议并描述了许多使用基于FPGA的硬件加速器进行数据/矢量处理的快速并行电路。本书涵盖三个主要领域：组合和迭代网络中的搜索、排序和计数。其中包括依赖于比较器/交换器的传统结构的应用，以及具有各种核心元素（如加法器、逻辑门和查找表）的替代网络。本书中讨论的迭代技术可以按顺序重用相对较大的组合块，这些组合块以较小的传播延迟执行许多并行操作。对于所讨论的每种网络类型，主要重点是从初始概念到可综合硬件描述语言规范的架构的逐步开发。每种类型的网络都经过几个阶段，包括对软件中的所需功能进行建模，检索和自动转换关键功能，从而制定优化硬件模块的规格。然后，使用商业设计环境和原型开发板在FPGA中对所得到的规格进行综合、实现和测试。所提出的方法可用于一系列数据处理应用，包括传统排序，从大型数据集中提取最大和最小子集，通信时间数据处理，查找集合中经常发生的项目以及Hamming权重/距离计数器/比较器。本书旨在为涉及基于FPGA的电路和系统设计的大学和工业工程课程提供有价值的支持材料。