《用于高速串行链路的CMOS连续时间自适应均衡器》

作者:

日期:2024-03-31

出版:

  • 28
  • 0
  • 0

作品总结

《用于高速串行链路的CMOS连续时间自适应均衡器(CMOS Continuous-Time Adaptive Equalizers for High-Speed Serial Links)》

本书研究了用于高速串行链路的CMOS连续时间自适应均衡器。连续时间均衡器已广泛应用于不同的数据传输应用,例如短距离和长距离铜缆通信、印刷电路板传输和通过塑料光纤 (POF) 的短距离光通信。均衡器补偿通信信道的带宽限制,以达到所需的传输速度。

《用于高速串行链路的CMOS连续时间自适应均衡器》首先探讨了连续时间自适应均衡器的理论基础。在此之后,针对构成它的不同模块提出了不同的结构,并设计了一个完整的连续时间自适应均衡器。主要目标是低电压供电、低功耗和高速运行。实验测量证明了所提出的均衡方法的正确操作。最后,设计了一种经济高效的CMOS接收机,其中包括所提出的连续时间自适应均衡器,用于通过50 m长、1 mm直径的POF进行1.25 Gb/s光通信。

本书向读者介绍了集成在标准CMOS技术中的自适应均衡解决方案的设计,用于高速串行链路。由于连续时间均衡器作为数千兆位速率离散时间均衡器的替代方案具有各种优势,因此本书详细介绍了连续时间自适应均衡器在晶体管和系统级的设计,以及它们的主要特性和性能。作者首先对有线应用均衡器的最新技术进行了全面的回顾和分析,描述了为什么需要它们、它们的类型和它们的主要应用。接下来,探讨了连续时间自适应均衡器的理论基础。然后,提出了新的结构来实现自适应均衡器的不同构建模块:线路均衡器、环路滤波器、功率比较器等。作者演示了完整的低功耗、低电压、高速、连续时间自适应均衡器的设计。最后,设计了一种高性价比的CMOS接收机,其中包括所提出的连续时间自适应均衡器,用于通过50 m长、1 mm直径的塑料光纤(POF)进行1.25 Gb/s的光通信。

·涵盖连续时间自适应均衡器的完整设计流程,从理论基础分析到最终架构;

·包括主要自适应均衡器模块的分析、设计和实现,揭示了此类高性能单元设计中的关键挑战和解决方案;

·讨论自适应均衡器设计中最重要的几点,同时考虑光链路的限制和亚微米CMOS实现的局限性。


0条评论