作品总结
《用于现代纠错编码的 VLSI 架构》
《用于现代纠错编码的 VLSI 架构》,纠错码无处不在,几乎所有现代数字通信和存储系统都采用了它们，例如无线通信、光通信、闪存、计算机硬盘驱动器、传感器网络和深空探测。新一代和新兴应用需要具有更好纠错能力的代码。另一方面，那些高增益纠错码的设计和实现带来了许多挑战。它们通常涉及复杂的数学计算，将它们直接映射到硬件通常会导致非常高的复杂性。
用于现代纠错码的 VLSI 架构是将编码理论的进步与实际硬件实现连接起来的桥梁。本书没有关注电路级设计技术，而是重点介绍了集成算法和架构转换，这些转换导致硬件实现中吞吐量、硅面积要求和/或功耗的巨大改进。
本书的目标是对可用技术和体系结构进行全面和系统的回顾，以便系统和硬件设计人员可以轻松地遵循它们来开发满足纠错性能和成本要求的编码器/解码器实现。本书也可作为研究生级别的超大规模集成电路设计和纠错编码课程的参考。特别强调硬判决和软判决 Reed-Solomon (RS) 和 Bose-Chaudhuri-Hocquenghem (BCH) 码，以及二进制和非二进制低密度奇偶校验 (LDPC) 码。与其他代码相比，这些代码具有良好的纠错性能和较低的实现复杂性，是现代和新兴应用程序的最佳候选者之一。为了帮助解释计算和编码器/解码器架构，其中包含了许多示例和案例研究。
更重要的是，本书讨论了不同实现方法和架构的优缺点。
客服咨询
400 093 7005
周一至周日：09:00AM-21:00PM
微信扫码关注
小程序扫码注册
0条评论